반도체공학을 공부하는 분들에게 좋은 사이트 하나를 소개해 드립니다. 케임브리지 대학의 Linear Circuit and Devices라는 강의의 보충자료로 제작되었다고 소개되어 있습니다. 직접 눌러보면서 공부해보시길 권합니다.
PN접합 다이오드 (PN Junction), BJT, MOSFET 소자를 도식하고 각 단자의 전압을 가변시키면서 소자 내 전자의 이동과 반도체 특성이 어떻게 변하는지 확인할 수 있도록 되어있는 아주 좋은 자료입니다. 그리고 각각의 전압변화 시의 상태가 IV Curve 상의 어떤 지점에 해당하며 왜 때문에 이러한 동작이 일어나는지 개별 케이스에 대해서도 모두 설명이 붙어 있습니다.
PN JUNCTION DIODE (PN접합 다이오드)
5족원소인 Phosphorus를 불순물로 도핑한 n형반도체와 3족 원소인 Boron을 불순물로 도핑한 p형반도체를 만듭니다. n형반도체에서는 공유결합외에 전자가 하나씩 더 달려 있으니까 쉽게 Ec로 올라가고, p형반도체에서는 공유결합에 전자 하나가 모자란 상태니까 Ev의 전자가 그 자리를 채우면서 정공을 남기겠죠?
그래서 n형반도체의 페르미에너지레벨 Ef는 Ec쪽으로 올라가 있고, p형반도체의 페르미에너지레벨 Ef는 Ev 쪽으로 내려가 있습니다. 이제 그 n형반도체와 p형반도체를 접합시키는 PN Junction에서, 평형을 이루게 되는 순간에 페르미에너지레벨 Ef은 서로 같아집니다. 페르미에너지레벨이 같다는 말은 같은 에너지 레벨에서 전자가 존재할 확률이 같다는 것이고, n형과 p형 사이에 존재했던 분균일이 해소되었음을 의미합니다.
위에 소개한 케임브릿지대학 자료로 계속 살펴보겠습니다. (이것과 에너지밴드 다이어그램을 반드시 같이 보면서 이해해야 좋습니다.) PN접합을 이루게 되면, 전자는 n에서 p로 diffusion이 일어납니다. 농도차에 의한 확산으로, 이때 얘기하는 전자는 n영역의 major carrier를 의미합니다. 접합부 n영역의 다수캐리어 전자가 반대편을 바라보면 농도가 낮고 들어갈 에너지레벨 자리가 많거든요 그래서 이동하게 되죠. 낮은 에너지준위 자리가 비어있으면 채우는 쪽이 안정화되는 방향이니까요.
반대로 p영역의 정공(hole)입장에서 봤을 때도 n영역의 정공이 별로 없으니까 가게 됩니다. 이렇게 양쪽의 다수캐리어가 반대영역으로 이동하게 되면, 도핑한 불순물 입장에서는 전자를 잃고 얻은 셈이 되니까 이온화가 된 것입니다. 즉 5족인 Phosphorus가 음전하인 전자 하나가 떨어져 나가서 p영역으로 갔으니까 P는 전기적으로 +양이온이 되죠.
그래서 접합부의 중심면에는 하얀색으로 표시한 Depletion Region이 생성되고 n형반도체, p형반도체 영역에 각각 양이온과 음이온이 형성됩니다. 이 양이온과 음이온은 n에서 p방향의 전계를 발생시키게 되고 이 전계에 의해 n영역의 전자가 p영역에 대해 느끼는 힘을 Built-in Potential이라 부릅니다. 전위장벽 Vbi로 표시합니다.
농도차를 느낀 n영역의 전자와 p영역의 정공이 Diffusion을 해서 넘어가고 그러면서 남긴 이온에 의해 Depletion Region 형성이 되면서 균형을 이루고 더이상 이동을 하지 않는 평형상태가 됩니다. 하지만 완전히 이동이 없는 것은 아니고 일부 전위장벽을 뛰어넘는 에너지를 가진 전자와 정공들은 계속해서 상대 영역으로 이동을 하게 되는데 이것에 의한 전류를 Diffusion Current라 합니다. 넘어가면 상대 영역에서는 minor carrier가 되고 재결합(recombination)이 일어납니다.
Diffusion에 의해 생성된 공핍영역(Depletion Region)에서 이 양이온과 음이온은 전계를 발생시키게 되고, 전계가 n쪽 양이온(+)에서 p 쪽 음이온(-)으로 향할 테니 이 전계의 힘에 의해서 p영역의 minor carrier 전자가 n영역으로 날아오게 됩니다. 전계에 의해 받는 힘이 Bandgap을 한방에 넘어갈 정도가 될 때 이동하는데 이것이 Drift Current입니다. 넘어온 영역에서는 major carrier에 속하게 되겠죠.
정방향 바이어스 (Forward Bias)를 인가하는 모습입니다. p형반도체 영역에 n형반도체 영역 대비 높은 전위를 걸어줄 때 정방향이라고 부릅니다. 이렇게 걸어주면 p형반도체 영역의 정공과 n형반도체 영역의 전자를 중심으로 미는 셈이 되겠죠. 그래서 depletion region이 줄어듭니다. 에너지밴드 다이어그램으로 보면 n쪽이 p 쪽에 대해 느끼는 전위장벽을 일부 해소시켜 준 셈이 됩니다.
전위장벽이 낮아졌으니 Diffusion Current가 활발하게 일어나게 됩니다. 인가전압을 Va라고 하면, 기존에는 Vbi 이상의 에너지를 가질 때에만 넘어갈 수 있었던 전자가 이제는 Vbi-Va 만큼의 에너지만 넘으면 이동할 수 있게 된 것이죠.
Forward Bias를 일정 수준 이상 더 많이 걸어주면 공핍영역은 없다시피 되고, Diffusion Current양은 급격히 증가합니다.
이번엔 반대로 전압을 걸어주면 어떻게 될까요? 전위장벽이 더 높아질 것이고 Diffusion Current는 제로에 가깝게 될 것입니다. 전위장벽이 높다는 말과 공핍영역이 늘어난다는 말은 같은 얘기입니다. n영역에 +, p영역에 -전압이 들어가니 중심부 이온화를 촉진시키고 이온화가 많이 되면 공핍영역이 늘어서 그 거리만큼 전계에 의한 전위장벽이 커지죠.
하지만 이 때 IV Curve를 보면 역방향 전류가 미세하게 흐름을 알 수 있는데, Drift Current는 계속 유지되기 때문입니다. minor carrier 입장에서 보면 전계가 세졌으니까 오히려 넘어가기가 더 쉬워졌습니다. 하지만 Drift Currnet가 계속 커지지 않는 이유는 minor carrier의 숫자가 극히 작아서입니다.
같은 맥락으로 역방향 전압을 증가시켜서 공핍영역이 더 늘어나도, Drift Current는 증가하지 않고 Saturation 상태를 유지합니다. 이것이 다이오드의 가장 중요한 특성이죠. 역방향은 전류가 흐르지 않고 (미세한 역전류가 흐르고), 정방향은 전류를 확 내뿜을 수 있게 단방향 정류기능을 가집니다.
MOSFET (전계효과 트랜지스터)
소스를 그라운드 단자로 두고 소스에 대한 게이트의 전위차 Vgs, 소스에 대한 드레인의 전위차 Vds 두 가지에 의해 NMOS 상태특성이 변화됩니다. 소스에서 드레인으로 통하는 전도력은 게이트와 반도체 바디 사이의 전압에 의해 조정된다라고 되어있는데, 반도체 바디와 게이트 사이에 걸리는 전압이 Vgs로 보면 됩니다.
Vgs에 의해 생기는 전계는 절연막 레이어 (Silicon Dioxide, SiO2)를 통과하여 펼쳐집니다.
Vgs가 없는 상태에서 일단 소스 드레인 간의 전압 Vds를 증가시켜 보겠습니다. 이때 전류는 흐르지 않습니다. n형 도핑된 드레인과 p형 도핑된 기판사이에 Reverse Bias (역방향 바이어스)가 걸리기 때문입니다. 설명은 이렇게 되어있는데, 역방향이라고 해야 할지는 조금 의문이군요. Vgs가 없기 때문에 채널이 안 생긴 상태라 전류가 흐르지 않는 것이니까요.
Vgs=0V 인 상태에서 Vds만 계속 증가시키면 Drain 부근의 공핍영역만 늘어나게 됩니다.
이제 Vgs를 증가시키는 경우를 보겠습니다. Vgs 전압을 인가한다는 것은 게이트 단자와 실리콘 기판 사이에 전계를 생성시키는 것인데요, 이 전계는 게이트가 +전위를 가지므로 p타입 실리콘 기판의 정공을 멀리 밀어버리는 효과를 갖습니다. 또한 이 전계에 의해 소스와 드레인 n타입 영역에서 전자를 끌어당기고 실리콘 기판의 minor carrier인 전자도 당겨옵니다.
당겨진 전자는 Vgs> Vth 조건을 넘어서면 소스와 드레인 사이에 그림과 같이 모여 채널을 형성하게 됩니다. 이것을 반전영역 Inversion layer라고도 부르고요. 소스와 드레인 사이에 전류가 통할 수 있는 길이 생긴 것이죠. 전자가 많이 모여서 n타입의 길이 쭉 생겨버렸으니… 전계에 의해 모인 전자가 절연막을 넘어가진 못하고 표면에 응집되면서 p타입 기판 위에 n타입 영역 같은 부분을 형성하게 됩니다.
Vgs를 더 많이 인가해주면 전자를 더 많이 끌어당겨서 채널이 커지게 됩니다.
이제 Vgs=2V 일 때 Vds 전압 1V부터 인가해 보겠습니다. 그전에 Vds 전압을 인가한다는 것의 의미를 먼저 보겠습니다. 이것은 게이트와 채널 사이의 전압이 소스의 끝보다 드레인 쪽에서 더 적어지는 것을 의미합니다. Vgs는 2V인데 Vds를 인가함으로 해서 Vgd는 1V가 되어버리죠.
Vgs-Vth=Vds를 인가한 상태에서는 반전영역(Inversion Layer) 채널 부분이 형성만 되어 있습니다. 게이트 전압에 인가한 수직전 계와 드레인 전압에 인가한 수평전계가 서로 상쇄되어 드레인 부근에서는 채널이 형성되지 못하고, 이를 핀치오프 (pinch-off)라고 합니다. 이 상태에서 전류는 아직 흐르지 못합니다.
Vds를 더 증가시켜도 동작의 변화는 없으며 드레인 부근의 공핍영역이 증가하고 (드레인 단자의 실리콘 기판에 대한 전압이 증가했으므로) 드레인 쪽의 채널부는 점점 밀려서 사라져 갑니다.
이번에는 Vgs 전압을 올려서 구동시키는 경우입니다. 이때 채널은 온전히 형성되어 있고, 적은 Vds를 인가했을 때 전압 증가에 따라 전류의 양도 커지게 됩니다. 전자가 흐르는 채널 크기가 허용하는 최대치까지는 당연히 전류가 전압을 높이면 점점 증가하겠죠?
따라서 이 부분의 IV Curve를 Ohmic 또는 Linear Region이라고 부릅니다. 채널은 그림에서처럼 경사를 진 모양이 되는데 이는 당연히 소스 쪽에서는 Vgs 인가한 만큼 형성이 되고 드레인 쪽에서는 Vgs-Vds 만큼 형성이 되기 때문입니다.
이제 여기서 Vds 전압을 계속 높이면 아까와 마찬가지로 Pinch-off가 일어나게 되는데요, 이 지점을 지나면 IV Curve에서 보이듯이 전류량이 Saturation Region으로 들어갑니다. 왜냐하면 채널을 통해 흘러가는 것이 아니라 전계에 의해 Drift 되어서 공핍영역을 날라서 넘어가기 때문입니다.
그래서 Vds를 늘리는 만큼 전류량이 점점 커지는 Linear Region을 지나 Pinch-off 지점을 넘어가게 되면 그 이후로는 Vds를 늘려도 전류량은 일정합니다.
Vgs를 키우는 의미는 채널부를 넓게, 즉 전자가 통하는 길을 넓게 만들어서 저항을 줄인다는 뜻이므로, Ohmic Region의 기울기가 커지는 것을 의미합니다. R=V/I 이니까 IV Curve에서 기울기의 역수가 저항이고, 기울기가 클수록 저항은 작다는 뜻이 되겠습니다.
마찬가지로 Vds를 증가시키면 전류가 점점 증가하다가 Saturation Region으로 들어가는데, 다만 Pinch-off 되는 지점의 Vds가 아까보다 커집니다. 채널이 그만큼 두터우니까 없어지는 지점도 높은 전압에서 형성되는 것입니다.
Vgs가 Vth 이상이 되어야 전류가 흐를 수 있는 Turn on상태가 된다는 개념은 이 그림만으로는 완벽히 이해하긴 어렵고 에너지밴드 다이어그램을 통해서 같이 숙지해야 하겠네요. 일함수의 개념을 포함해서 MOS 부분이 어떻게 접합되고 전압인가에 따라 에너지 레벨이 어떻게 변화해서 영향을 주는지 상세한 개념을 확실히 이해하고 넘어가야 합니다.
